AMD K10 mikroarhitektura na kojoj je baziran i naš testni Phenom 9850 BE, predstavljena je kroz serverske Opteron procesore poznate i pod kodnim nazivom Barcelona. Ova mikroarhitektura u medijima je često nazivana i K8L, čime se asociralo na stariju K8 mikroarhitekturu na kojoj je K10 uglavnom i bazirana. Procesori bazirani na K10 mikroarhitekturi proizvode su 65nm tehnologijom izrade, a s obzirom da se radi o nativnim četverojezgrenim procesorima, čip zauzima površinu od cijelih 286 mm², što je primjerice duplo više od Core 2 Duo procesora.


Fotolitografski proces se radi direktno na waferu, a iz standardnog 300m wafera moguće je proizvesti približno 260 K10 procesora. Većina od toga su potpuno funkcionalni procesori, no dobije se i određen broj djelomično defektnih jezgra koje se iskoriste za slabije modele. Za razliku od Intel Core 2 Quad modela, K10 arhitektura podrazumijeva monolitni dizajn, što znači da četverojezgreni procesor ima samo jedan silikonski blok. Intel za svoje četverojezgrene procesore koristi MCM (Multi Chip Modul) metodu koja omogućava korištenje dva dvojezgrena procesora u jednom LGA pakovanju, a koji su povezani preko FSB-a.


Nedostatak ovakvog modela ogleda se u ograničenoj komunikaciji između dva jezgra jer se sva komunikacija odvija preko samog čipseta. U teoriji, ovaj nedostatak može ozbiljno narušiti performanse, no desktop korisnicima u praksi nije pretjerano bitan zbog relativno malog broja I/O operacija pa je skaliranje u većini multithreading operacija na visokom nivou. Intel s ovakvim pristupom ima i prednosti, kao što je recimo mnogo jednostavnija proizvodnja u odnosu na komplikovani K10 proizvodni proces. Kako smo već spomenuli, K10 mikroarhitektura bazirana je na relativno uspješnoj K8 mikroarhitekturi, poznatoj i kao AMD64 mikroarhitektura. Iako korijene vuče iz K8, K10 je potpuno nova mikroarhitektura.

Lista promjena u koje je K10 mikroarhitektura donijela, u odnosu na K8, je poprilično duga, pa ćemo u nastavku objasniti svaku pojedinačno. Da biste što bolje razumjeli promjene koje donosi K10 mikroarhitektura, kroz tekst smo pojednostavljeno objasnili i neke pojmove. Za početak, cache memorija koja se spominje uz procesore je brza SRAM (static RAM) memorija koja je ugrađena u sam procesor. Kada je procesoru potreban podatak koji se ne nalazi u cache memoriji, procesor taj podatak povlači iz sistemske memorije.


S obzirom da je komunikacija sa sistemskom memorijom daleko sporija  nego je to slučaj sa cache memorijom, jasno je da se povlačenjem podataka iz sistemske memorije gubi na vremenu pa samim tim i na performansama. Procesori bazirani na K8 mikroarhitekturi imali su L1 cache kapaciteta 128KB, od čega je 64KB korišteno za instrukcije, a druga polovina za podatke. Dvojezgreni K8 procesori imali su odvojenu L2 cache memoriju za svako jezgro.


Ovakav sistem je zadržan, s razlikom što K10 mikroarhitektura donosi i L3, odnosno cache trećeg nivoa, preko kojeg je omogućena komunikacija između jezgra. Kapacitet L3 cache memorije ovisi od modela procesora. Kako smo već spomenuli, procesor instrukcije prima iz dijela L1 cachea rezervisanog za instrukcije. Instrukcije se iz cache povlače u blokovima koji se spremaju u buffer. U slučaju K8 procesora, radi se o blokovima veličine 16 bytea. Iz buffera instrukcije idu na izvršavanje brzinom od 16 bytea po ciklusu. Kod K10 procesora, ova brzina je povećana na 32 bytea po ciklusu.


Kako smo već spomenuli, instrukcije iz cachea se kopiraju u buffer odnosno na prekodiranje. Tu se instrukcije izdvajaju iz blokova, određuje se tip instrukcije te se šalju prema odgovarajućim kanalima na dekodiranje. Kada se radi o jednostavnim instrukcijama koje se mogu dekodirati kroz jednu ili dvije mikro-operacije, instrukcije se šalju ka dekoderu koji se naziva DirectPath. U slučaju kada instrukcije zahtijevaju tri ili više mikro-operacija, onda se šalju mikro-program dekoderu koji se naziva VectorPath.


U jednom ciklusu dekoderske kanale mogu napustiti samo tri makro-operacije koje se sastoje od dvije mikro-operacije, a DirectPath dekoder može izvršiti tri pojedinačne makro-operacije. S obzirom da dekodiranje komplikovanijih instrukcija može zahtijevati više od tri makro-operacije, procesiranje može potrajati više ciklusa.